AI用电推动制程微缩 半导体市场迈向兆美元规模
徐宽成表示，从 PC、网路到智慧手机，各代运算浪潮都推升半导体产值，如今 AI 让增长曲线再度抬升。全球半导体市场目前约 6,000 亿美元，市场预估到 2030 年将突破 1 兆美元，甚至上看 1.6 兆美元，其中，高效能运算（HPC）可能占比高达四成，成为推动半导体的主要动能。
他强调，AI 的成长并非仅局限在先进制程，而是带动所有制程、所有类别全面升温，包括先进逻辑晶片、HBM 记忆体、车用与工控晶片、感测器与电源管理 IC，都因 AI 的资料洪流与算力需求而同步成长。ASML 的产品线横跨 EUV、DUV 到 I-line，在 AI 时代扮演支撑整体半导体制造的基础建设角色。
徐宽成提醒，当前大型 AI 资料中心的单点电力规模动辄以 Gigawatt 计，一座 1GW 伺服器园区等同一座核电厂。若全球 AI 用电在五年内达到 50～140GW，是极为惊人的数字。因此，先进制程每代功耗改善，即便实际落地仅两成，也足以在 GW 等级产生巨大差异。且节点代代叠加后，节能效果将进一步放大。他强调，若不持续推进制程微缩，AI 的算力需求将使全球电力在短时间内面临更严峻压力。
摩尔定律仍在延伸 High-NA EUV 驱动下一个十年微缩蓝图
徐宽成强调，外界认为摩尔定律走到尽头的说法并不正确，更多反映的是技术追不上 AI 爆炸性需求，而非微缩停止。他指出，依产业路线图，N2 之后 FinFET 将由 GAA 取代，并可延续至少三个世代，接续则是上下堆叠的 3D 电晶体架构，如 CFET。这些新技术意味著未来 10～15 年制程仍会沿著摩尔定律推进，每一代节点约可带来 20%～30% 的能耗改善。在 AI 用电飙升、资料中心动辄以 Gigawatt 计算的时代，微缩不仅没有终止，反而变得比过去更为关键。
在设备端，他说明目前先进制程仍依赖 0.33 NA 的 Low-NA EUV，ASML 近年持续提升平台的可用性与生产效率，预期五年内可为客户降低约三成曝光成本。下一代 0.55 NA 的 High-NA EUV 则已由 EXE:5200 在今年第二季交付客户，截至九月已累计完成超过 35 万片晶圆曝光。High-NA 的优势在于可用一次曝光取代过去三次曝光流程，在 2D 复杂图形上具显著解析与精度优势，能同步缩短制程时间并降低每片晶圆成本，晶圆代工等大客户皆已公开证实采用。
先进封装推升 I-line 回归舞台 Holistic Lithography 成关键技术
徐宽成补充，一颗高阶晶片约需 70 至 100 道微影程序，其中仅十多层使用 EUV，其余仍倚赖 DUV。ASML 最新浸润式设备（NXT:2150i ）每小时可处理逾 300 片晶圆，而 KrF平台（NXT:870B）因涵盖大量成熟制程投片，仍具关键地位。随先进封装需求大幅提升、矽中介层尺寸放大，「越大越难做」成为新挑战。
ASML 推出最新I-line系统（XT:260）则是放大曝光场并具翘曲补偿能力，正式跨入 先进后段封装领域，也让过去较被忽略的 I-line 再度受到重视。徐宽成也透露，目前已经出货1台，目前待客户验证。
为因应日益严格的线宽与叠对精度（Overlay）要求，ASML 推出「全方位微影技术(Holistic Lithography）」概念，将曝光、量测、检测与运算式微影整合成资料回馈回圈，使可控参数提升至原先的数万倍，Overlay 极限可再降低数个量级，对 3D 堆叠与 wafer bonding 尤其重要。在检测端，ASML 旗下 HMI 电子束设备从 25 束 eScan 1100 进化至超过 2,000 束的 eScan 2200，大幅提升生产效率。
徐宽成强调，半导体制程推进从来不是单一设备厂就能完成，而是整个生态系协作，从 EUV、High-NA、DUV、封装到检测与材料全面进化，才能支撑 AI 时代的爆发性算力需求与能源压力。
點擊閱讀下一則新聞
